数字验证工程师
工作地点：上海
工作职责
1. 根据 spec 分析测试条件，编写测试文档，设计测试 case
2. 建立测试 uvm 测试环境
3. 配合数字（前端与后端）设计师，进行数字前仿与后仿
工作要求
1. 本科及以上学历，微电子、电子工程、电子信息工程或相关专业
2. 熟悉 Linux 环境，熟练编写 perl、csh、bash、tcl 等脚本
3. 熟悉 vcs、Verdi 等 eda 工具
4. 熟练掌握 Verilog，system-verilog 等语言
5. 熟悉 uvm，能够独立建立 uvm 测试平台
6. 熟悉 FPGA 验证平台，能够配合进行 FPGA 验证
7. 有参与成功流片经验优先
8. 具有较强的学习能力、分析能力、沟通能力和团队合作精神
9. 较好的英语能力
基本信息
投递成功
关闭